那到底什么是芯粒互联以组成chiplet?为什么 chiplet 需要标准?中国科学院计算技术研究所互连技术实验室早在2021年...
随着 Compute Express Link (CXL 最新版本规范 CXL 3.0 的发布,数据中心和超级计算机正在提供更...
UCIe 是一个综合规范,可以立即用作新设计的基础,同时为未来的规范发展奠定坚实的基础。与其他规范相反,UCIe 定义了一个完整...
今天要讨论的主题,参考资料主要来自SNIA技术会议2021 Persistent Memory +Computational S...
KAIST的CAME Lab的研究人员已经加入了Meta平台(Facebook)的行列,其透明页面放置协议和变色龙内存跟踪,微软...
CXL有很大的野心:解决CPU和设备、设备和设备之间的memory鸿沟。普通电脑用户也许偶尔会想到用用显存,用不了也无伤大雅,这...
在开始了解高速接口的时候,必然会涉及到SerDes。serdes的知识点实际上非常多,并且很多文章论述的侧重点不一样,有的测重整...
这篇文章我们来谈一下通用的SERDES架构。无论是X家的Transceiver还是A家的SERDES,或者其他什么家的某某吉比特...
前言话说,很久以前,并行总线称霸电子行业的方方面面,无论是芯片之间的通信还是板间通信。 就连大名鼎鼎的PCI Express总...
前言高速信号设计涉及到方方面面的知识积累,也许你认为即使没有掌握甚至没有听过一些高速设计的专业术语,也没有关系?因为专业集成的I...
没有更多内容