CXL 3.0 如何推动更快、更高效的数据中心性能

接口 & 协议
2022-12-15
1771
更新：2023-02-23 21:23:46

> 随着 Compute Express Link (CXL) 最新版本规范 CXL 3.0 的发布，数据中心和超级计算机正在提供更快、更高效的性能。

**换句话说，这些强大的系统将不再受制于以往的限制。**

对于致力于解决我们这个时代一些最大问题（从人类基因组绘图到气候变化建模和疫苗研发）的任何人来说，这都是个好消息。同时，CXL 3.0 还为分散的数据中心、自动驾驶汽车等边缘应用程序以及需要快速、实时响应的相对较小规模的应用程序（如视频游戏）提供了强悍的内存共享优势。在这篇博文中，我们将仔细研究 CXL 3.0 可以为各种数据驱动的应用程序带来的可能性，这些应用程序需要越来越高级别的内存容量、更高的带宽、更高的安全性和更低的延迟。

**Compute Express Link 如何应对数据增长**

非结构化数据（例如视频、图像、文本和语音）的增长正在推动新的计算架构，其中更大一部分数据中心工作负载在加速器上运行。CXL 被称为“突破性”的CPU 到设备、处理器、内存扩展和加速器的缓存一致性互连。跨标准 PCI Express® (PCIe®) 物理层 (PHY)（因此使用标准 PCIe PHY）运行，CXL 使用灵活的处理器端口，可以自动协商标准 PCIe 事务协议或备用 CXL 事务协议，针对新缓存和内存事务的极低延迟。

该协议被数据中心服务器、超级计算机和企业计算系统的设计人员广泛用于 AI 和机器学习等应用程序，该协议允许 CPU 和加速器访问彼此的内存。其技术规范由开放式行业标准组织CXL Consortium制定。CXL 3.0 的速度是其前身的两倍，提供高达 64GT/s 的数据速率（与 PCIe 6.0 相同），与前几代相比没有任何延迟。根据 CXL 联盟的说法，最新规范还具有以下特点：

●高级交换和结构/fabric功能
   ●高效的点对点通信
   ●以及跨多个计算域的细粒度资源共享

这些功能意味着更高的可扩展性和优化的系统级流程。还与前几代 CXL 向后兼容，更重要的是，设计人员可以选择以较低的链路速度使用 CXL 3.0，以利用许多最新功能。

CXL 之所以成为计算密集型应用程序中使用的 SoC 的理想之选，是因为它能够保持CPU 内存空间和所连接设备上的内存之间的内存一致性。内存一致性为通过资源共享实现更高性能、降低软件堆栈的复杂性以及降低整体系统成本铺平了道路。然后，设计人员可以专注于他们应用程序的工作负载目标，而不是设计加速器中的冗余内存管理硬件。

CXL 3.0 很好地满足了当前数据中心分解的趋势。在分解架构中，存储、计算、内存和网络等同质资源通过光互连连接。这种方法带来了更好的平台灵活性、更高的密度和更好的资源利用率，数据中心设计人员能够根据特定工作负载的需求利用资源。CXL 3.0 将资源视为可互换的，允许更灵活地配置和管理分解数据中心所需的资源。

**从一开始就大胆思考**

通过为其一致性提供一定程度的对称性，CXL 3.0 允许 SoC 中的加速器与主机扮演更平等的角色，因此两者可以同时缓存相同的数据，而不是顺序缓存。这会大大提高某些类型任务的性能。内存共享通过允许 CXL 附加内存在主机之间一致共享来利用硬件一致性。因此，不止一台主机可以同时访问内存的某个部分，而每台主机都能够看到该位置的最新数据。有了这个功能，设计人员可以创建机器集群，通过共享内存结构来解决大问题。

支持存储级内存意味着当设备断电时，数据不会丢失。因此，不再需要担心将数据保存到光盘。例如，如果最终应用程序是视频游戏，即使游戏设备的电池没电了，玩家也可以从中断的地方继续。

该协议的高级结构/fabric功能是对前几代及其传统的基于树的架构的转变。新结构支持多达 4,096 个节点，每个节点都能够通过基于端口的路由 (PBR) 寻址机制相互通信。一个节点可以包含几个东西：CPU 主机、CXL 加速器（包括或不包括内存）、PCIe 设备或全局结构附加内存 (GFAM) 设备。GFAM 设备允许构建由计算和内存元素组成的系统的一系列新可能性，这些元素被安排以满足特定工作负载的需求。例如，通过访问 TB 或 PB 的内存，可以创建全新的模型来应对复杂的挑战，例如绘制人类基因组图。

参考网页：https://blogs.synopsys.com/

> 声明：本文素材来源于网络，如有侵权，请联系网站删除(ngdcn_admin@163.com)。

CXL